三星咫尺感到很慌欧洲杯app。

并不是自家的三星手机卖不动了，而是在存储阛阓份额依旧保抓当先的情况下，被另一家韩国厂商在技巧上按捺特等。

据韩媒音讯，近日 SK 海力士晓示已运行量产全球首款 321 层 1Tb TLC NAND 闪存，该产物通过垂直堆叠 321 层存储单位，每个单位可存储 3 比特数据，斥逐了 1Tb 的总容量，新产物的数据传输速率较上一代进步 12%，读取性能提高 13%，况兼数据读取的电力成果进步越过 10%。

值得牢固的是，这一进程如故快于业内 NAND 龙头三星，SK 海力士相关东说念主士示意："通过 321 层 NAND，咱们筹备积极反馈东说念主工智能（AI）低功耗高性能的新兴阛阓，缓缓扩大产物应用范围。"

这一音讯连忙在存储业界激发了热议，从 DRAM 到 HBM，再到 NAND，三星一再过时于海力士，这位巨头用心策动三十余年的存储帝国，竟然要面对一场坍塌了吗？

HBM 过时

先是咫尺业界最热的 HBM，毫无疑问，SK 海力士不管是阛阓份额照旧技巧推动，王人遥遥当先于三星。

HBM 的历史不错回首到十多年前，AMD 在收购 ATI 后，运行筹商更先进的显存技巧，其时的 GDDR 堕入到了内存带宽和功耗限度的瓶颈，而 AMD 就缱绻用先进的 TSV 技巧打造立体堆栈式的显存颗粒，让"平房"进化为"楼房"，通过硅中介层让显存不时至 GPU 中枢，终末封装到通盘，斥逐显存位宽和传输速率的进步。

其时 AMD 的勾合股伴即是 SK 海力士，经过多年研发后，两家厂商聚首推出了初代 HBM 产物，这一产物也被定为了 JESD235 行业措施，初代 HBM 的使命频率约为 1600 Mbps，漏极电源电压为 1.2V，芯片密度为 2Gb（4-hi），带宽达 4096bit，远超 GDDR5 的 512bit。

新技巧的出身并非一帆风顺，AMD 后续在消费端显卡里取消了 HBM 显存，而海力士也莫得因为这一新内存措施而赢利，此时三星却找到了契机，通过这一通用的行业措施，三星成为了英伟达 Tesla P100 显卡中 HBM2 显存的供应商，这也成了三星的高光时刻之一。

但三星在 HBM 上的上风并未保抓多久，2021 年 10 月，海力士率先量产 HBM 的第四代产物—— HBM3，斥逐咫尺，SK 海力士确凿包揽了英伟达的 HBM3 的供应，也曾更快量产 HBM2 的三星，却还莫得澄清的 HBM3 的供应阐发。

问题出在了那儿呢？

原本在 HBM 这项技巧上，三星和 SK 海力士各自接收不同的封装方法。SK 的选拔是回流焊成型底部填充 ( MR-MUF ) 方法，在烤箱中同期烘烤总共层，而三星则接收了热压缩非导电膜 ( TC NCF ) 技巧，在每层之间用薄膜堆叠芯片。

SK 海力士的 MR-MUF 技巧可一次性封装多层 DRAM。在 DRAM 下方，有效于不时芯片的铅基"凸块"，MR 技巧触及加热并同期溶化总共这些凸块以进行焊合。不时总共 DRAM 后，将履行称为 MUF 的工艺来保护芯片，通过注入一种以出色的散热性而驰名的环氧密封化合物来填充芯片之间的间隙并将其封装起来，然后通过施加热量和压力使组件变硬，从而完成 HBM。SK 海力士将此历程形容为"像在烤箱中烘烤相通均匀地施加热量并一次性粘合总共芯片，使其踏实而高效。"

三星的 TC NCF 被称为"非导电薄膜热压"，与 MR-MUF 略有不同。其每次堆叠芯短暂，王人会在各层之间搁置一层非导电粘合膜。该膜是一种团员物材料，用于将芯片互相艰涩，并保护不时点免受冲击。三星缓缓缩小了 NCF 材料的厚度，将其降至 12 层第五代 HBM3E 的 7 微米 ( µm ) 。三星示意："这种方法的优点是不错最大限制地减少跟着层数加多和芯片厚度减小而可能发生的翘曲，使其更妥当构建更高的堆栈。"

但三星澄清出现了判断荒唐，TC NCF 远不如 MR-MUF 来得踏实，据国际分析师示意，三星 HBM3 芯片的坐褥良率约为 10%~20%，而 SK 海力士的 HBM3 良率可达 60%~70%。

韩国业内东说念主士示意："三星似乎在用于 HBM 封装的 TC-NCF 工艺中面对产能问题，只是因为他们在内存半导体畛域的主导地位，就以为他们的技巧天生就适用，这种思法如故过时了。三星的 HBM3E 样品的功耗是 SK 海力士的两倍多，这些问题导致东说念主们品评其性能相关于功耗太低。"

尽管三星如故在艰难科罚我方 HBM 芯片的过热问题了，但斥逐咫尺为止，三星所坐褥的 HBM3E 还莫得认真插足英伟达的供应链，据彭博社 24 日报说念，英伟达首席履行官黄仁勋示意，为了批准三星电子的供货，正在尽快进诈欺命，正在磋商 HBM3E 8 层堆叠和 12 层堆叠王人接管供货的决策。

而与之酿成昭着对比的，是 SK 海力士的 HBM3E 早已成为英伟达指定供应商，不出不测的话，B200 芯片首批出货只会使用 SK 海力士的 HBM。

DRAM 折戟

尔后是存储行业的主心骨—— DRAM，三星也出现了症结。

三星往日在 DRAM 畛域独步全球的原因很肤浅，即是把微缩工艺技巧作念到了遥遥当先。DRAM 微缩工艺的艰难性在于它径直影响产物质能。跟着电阶梯宽的放松，DRAM 的集成度提高，从而进步了性能和电源成果。这意味着电子征战的反馈速率更快，电板铺张更少。此外，跟着不错从一块晶圆上制造的半导体数目加多，坐褥成果也得到了提高。

DRAM 微缩工艺从 30 纳米、20 纳米缓缓演进到 10 纳米，三星电子在此历程中一直占据压倒性上风。10 纳米级 DRAM 按 1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的划定坐褥。三星早在 2016 年第一季度就晓示率先量产 10 纳米级 1x 工艺，而 SK 海力士和好意思光则确凿晚了整整一年才运行量产，从 10 纳米级的 1x 到 1z，三星王人是无谓置疑的第一，从技巧和阛阓上王人对另外两家酿成了碾压之势。

但是变数就出咫尺了第四代上，2021 年 1 月，好意思光晓示率先量产 10 纳米级第四代（1a）DRAM，改造了过往三星具备完全统领力的形状。跟着 DRAM 插足 10 纳米级工艺，微缩技巧难度大幅加多，往日通过更正氟化氩（ArF）光刻征战来推动的微缩工艺已达到极限，从 2022 年运行，宇宙多量以为三星、SK 海力士和好意思光的 DRAM 技巧实质上已处于并吞水平线上，

在氟化氩征战达到极限的现阶段，极紫外（EUV）光刻征战登上了舞台，行为利用极紫外光在芯片上刻画超细小电路的下一代半导体坐褥征战，其被视为破损现存征战技巧限制的替代决策。

在 10 纳米级第四代开发工艺中，三星和 SK 海力士率先引入了 EUV 光刻技巧，而好意思光的作念法稍有不同，它接收了传统光刻征战进行屡次轻微电路刻画的"多重图案化"技巧，从而更快地斥逐了微缩工艺颐养。尽管这种方法不需要完全改造现存形势，但由于需要屡次刻画电路，也会带来工艺枢纽加多，坐褥成果下降等问题。

三星电子在 10 纳米级第四代时微缩工艺颐养速率变慢的原因，被分析以为是研发组织的官僚化和 EUV 工艺颐养中的检会过错等多种身分共同作用的斥逐。三星电子的一位高层东说念主士评释说："在微缩工艺插足 10 纳米级时，芯片瞎想和坐褥的复杂性加多，而料理层在赢得下一代技巧方面显得过于自尊，特等是 EUV 征战在优化 DRAM 坐褥上破耗了终点长的时辰。"

尽管在本年 5 月，三星成为第一家运行坐褥第五代 10nm ( 1b ) DDR5 DRAM 的内存制造商，比 SK Hynix 提前 10 天，但这种当先并未保抓多久。

SK 海力士在本年 8 月底示意，如故开发出第六代 10 nm（1c）16Gb DDR5 DRAM，成为第一家斥逐这一主义的内存制造商，当先于国内竞争敌手三星，其示意，将于来岁运行供应其最新款 DRAM。

关于三星来说，HBM 约略是一个小小的失利，而 DRAM 的过时似乎如故敲响了警钟。

NAND 露怯

终末是 NAND，三星也输给了 SK 海力士

在 SK 海力士量产 300 层 NAND 前，NAND 业界最高堆叠层数为 200 多层，而由它率先推出 300 层产物的音讯，让三星里面感受到了危境感。

值得一提的是，最早将 NAND 单位从水平摆设转为垂直堆叠的技巧恰是由三星电子在 2013 年推出的" V-NAND "。自那以后，NAND 行业便以堆叠层数的进步行为技巧竞争的措施。一位三星电子里面东说念主士示意："在上一代产物中，咱们曾通过治疗量产准备的评价基准或条款，努力霸占首发开发时点，但如今面对 SK 海力士日益增强的技巧实力，这也变得不易。"

往日几年时辰，三星、SK 海力士、好意思光一直在 NAND 伸开竞争。好意思光于 2021 岁首先于三星、SK 海力士量产 176 层 NAND 闪存，并于 2022 年底率先商用化 232 层产物，一度被评价具有技巧上风。不外，在 2023 年 5 月坐褥出全球首款 238 层产物后，SK 海力士以先发 300 层产物的形势，在三大存储公司中占据当先地位。另一方面，三星电子展望将跳过 300 层 NAND 闪存，专注于 400 层 NAND。

特真谛的是，天然往日 NAND 闪存相较于 DRAM 在 AI 阛阓的红利中所获未几，但近期情况发生了变化。为了支抓数据中心的 AI 筹备，对快速且高性能的固态硬盘（SSD）的需求连忙加多，企业级 SSD（eSSD）成为增长热门，其需求量正连忙贴近 HBM 的水平。SK 海力士正成为 AI 驱动 NAND 需求增长的最大受益者之一，2023 年第三季度，SK 海力士的 eSSD 销售额同比增长了 430%，占其举座 SSD 销售额的 60%。

SK 海力士正在加快扩张以 eSSD 为中枢的 NAND 竞争力。最近，SK 集团会长崔泰源接任 SK 海力士子公司 Solidigm 的董事会主席。Solidigm 是惟一斥逐四阶单位（QLC）NAND 量产的企业，并引颈着 eSSD 的供应。QLC 每个存储单位可容纳 4 比特数据，具有更高的容量成果，因此被以为是自尊 AI 数据中心高容量需求的理思选拔。

韩国业内东说念主士指出：" AI 数据中心比 PC 和迁移征战更需要高容量和高速率的存储征战。天然 SSD 性能优于 HDD，但价钱一直是门槛，而基于 QLC 的产物因其在容量和本钱成果上的上风，正受到 AI 数据中心的可爱。"

关于三星来说，NAND 是必须守住的终末防地。一直稳居存储行业龙头的三星，正因 AI 带来的行业变化，先后在 HBM 和 DRAM 阛阓中被"多大哥二" SK 海力士追逐甚而特等。在 HBM 阛阓，SK 海力士已完全占据最大客户英伟达的订单；而不才一代 DRAM（D1c）量产竞赛中，SK 海力士也被以为稍占上风。

一位业内东说念主士示意："要是继 DRAM 和 HBM 之后，连 NAND 畛域也被三星允许 SK 海力士追逐奏凯，那么关于 SK 海力士来说，将酿成符号性意旨的‘三连击’。尽管咫尺三星的阛阓份额仍然遥遥当先，但 SK 海力士依托快速增长的 eSSD 阛阓，有可能连忙放松这一差距。"

至于三星的 400 层 NAND，距离量产还有终点长一段时辰。据了解，三星筹备于 2026 年推出被视为" AI 时间必备半导体"的"大容量、高散热"新式产物—— BV NAND 闪存（Bonding Vertical NAND Flash）。

这一新看法产物结合了三星在 2013 年全球始创的 V NAND 技巧（通过垂直堆叠存储单位以最大化容量）和新式接合（Bonding）技巧，不错斥逐越过 400 层的垂直堆叠。

把柄《韩国经济日报》28 日获取的三星存储半导体开发筹备，DS 部门筹备于 2026 年运行坐褥 400 层以上堆叠的 BV NAND。咫尺，NAND 闪存在一派晶圆上瞎想有负责限度的外围电路（Peripheral Circuit），在其上方最多堆叠 286 层存储单位。但是，由于在单位堆叠历程中下方外围电路的损坏及散热智商下降，难以进一步加多堆叠高度。

三星示意，其接收了一种新式键合技巧：先完成存储单位的堆叠，再将另一派晶圆上制造的外围电路接合到单位之上，这一技巧将大幅进步产物的性能和踏实性。

三星鼎力宣传我方的 400 层 NAND 已在路上，但咫尺在堆叠上的过时如故酿成，就怕短时辰内难以支撑。

前所未有大变革

面对三大技巧的过时，三星又运行了大刀阔斧的更始。

据韩媒报说念，三星在 11 月 27 日对其半导体部门迷惑层进行了大范畴治疗，任命了内存和代工业务的新负责东说念主，同期保抓了副会长郑英贤和韩宗熙的双重迷惑地位。这些变动是公司为进步全球芯片阛阓竞争力而进行的 2025 年度高管换届的一部分。

这次三星东说念主事治疗包括两位高管晋升为总裁，另外七东说念主被任命到新岗亭。负责征战科罚决策（DS）部门的副会长郑英贤将径直监管内存业务，接替总裁李正培。郑英贤将在七年后重返这一变装，上一任内存部门迷惑职务是在 2017 年。

面对困难的代工业务在经验了数次季度死亡后，将由前征战科罚决策好意思国公司总裁兼履行副总裁韩晋满迷惑。韩晋满这次晋升为总裁，领有丰富的 DRAM 和 NAND 闪存瞎想以及芯片部门战术营销劝诫。

为进步代工部门的竞争力，三星成立了新的首席技巧官（CTO）职位，并任命前 FAB 工程与运营总裁南锡宇担任该职务。南锡宇是半导体工艺开发和制造内行，曾迷惑三星半导体研发中心的总共内存产物的工艺开发。

三星电子半导体技巧负责东说念主近日示意，对现时三星电子股价的下削发削发挥出信心，以为"只需一年时辰便可归附"。他还强调，下一代 DRAM 和 NAND 闪存技巧正按筹备推动，不会出现任何延误。据悉，三星电子最快将在 27 日进行料理层治疗，业界关注这次治疗是否会对半导体部门（DS 部门）进行大幅度东说念主事更迭。

值得一提的是，三星电子征战科罚决策（DS）部门首席技巧官（CTO）宋在赫日前边向半导体筹商所职工还进行了料理近况证实会。他示意："在私行场所，时时有东说念主问起三星电子的股价，我亦然这么回话的。"半导体筹商所是三星电子 DS 部门的中枢构成部分，专注于下一代半导体器件结构与工艺技巧的研发，被视为研发的"大脑"。

宋在赫的发言显现了对奏凯推动下一代技巧开发的信心。他指出，用于下一代产物 10 纳米（nm，十亿分之一米）以下 DRAM 的中枢技巧正在稳步开发中。业界庸俗以电阶梯宽行为评判 DRAM 性能的措施。现时商用的 DRAM 产物为 10 纳米级技巧，如故验第一代、第二代和第三代的技巧演进。

但是，当 DRAM 的电阶梯宽小于 10 纳米时，现存结构难以破损微缩化极限，因此需要引入新结构（如 VCT）以及复旧该结构的中枢技巧。尤其在 10 纳米以下技巧中，存储数据的单位被瞎想为垂直结构是其显赫特色。宋 CTO 本日所说起的"低温结技巧"和"接合技巧"恰是支抓新结构的代表性要害技巧。

他示意："低温结技巧和接合技巧的开发均按照本年设定的时辰表奏凯推动。"结（Junction）指的是两种具有不同脾性的半导体材料结合的界面。庸俗情况下，制造结时需要对接合部位进行高温处理，肖似于将新砖块镶嵌坚忍的砖墙结构时需要加热砖墙以创造间隙。但是，在垂直单位结构中，高温可能会损坏已完成层的电路或器件，因此低温技巧具有上风。此外，由于单位接收垂直堆叠，不时坎坷晶圆的接合技巧也成为要害。

宋在赫还对 NAND 闪存技巧示意了信心。他强调，下一代 NAND 产物 V10 的开发也将按主义性能和时辰表推动。

关于如今的三星来说，只可靠奋发有为来弥补如故酿成的差距。

写在终末

需要牢固的是，三星天然不是全面过时，行为和一度和英特尔平起平坐的芯片巨头，照旧有些压箱底的技巧在的。

举例，在本年 10 月，三星展示了其在 CXL 技巧方面的进展，CXL 是一种旨在提高 CPU、GPU 和内存之间数据传输成果和速率的技巧，有望不才一代 AI 和筹备使命负载中阐发要害作用，其筹备在 2024 年底前量产妥当 CXL 2.0 条约的 256GB CMM-D，且同联思一说念完成了业界首个 128GB CMM-D CXL 内存模块聚首考证。

又比如，在本年 11 月，三星共享了它在 PIM（内存处理）上的进展，这是一种新式 AI 芯片，可同期存储和处理数据，从而显着缩小功耗，其于 2021 年开发了首款 HBM-PIM 芯片，将 AI 处理器集成到 HBM 芯片中以优化成果，咫尺三星正在和 AMD 勾搭来推动这一技巧的发展。

但三星和英特尔相通难受的是，这些看起来当先的技巧短时辰内无法快速转机阛阓中的竞争力欧洲杯app，它给出了一张看似好意思好的蓝图，但怎么样变为本质，这约略是好多东说念主信得过怜惜的。